[Journal of the Electrochemical Society-2016] Calendar Aging of Lithium-Ion Batteries

Calendar Aging of Lithium-Ion Batteries

Keil et al., Journal of The Electrochemical Society 163(9), A1872-A1880 (2016) · DOI: 10.1149/2.0411609jes

---

5-line dense summary

이 논문은 18650 상용 셀 3종(NCA, NMC, LFP/모두 graphite anode)을 16개 저장 SoC와 3개 온도(25/40/50°C)에서 장기 보관해, calendar aging이 SoC에 따라 어떻게 달라지는지 정밀하게 본 핵심 실험 논문입니다.
가장 중요한 결론은 ★calendar aging이 SoC와 함께 단순히 계속 증가하는 것이 아니라, 20–30% 폭의 plateau 구간을 보이며, 그 경계가 주로 graphite anode potential과 연결된다는 점입니다.
DVA(dV/dQ)와 half-cell reconstruction을 통해 저자들은 capacity fade의 주원인이 cathode 활물질 붕괴보다 loss of cyclable lithium에 따른 electrode balancing shift임을 보여줍니다.
특히 graphite가 약 50% 이상 lithiation되는 high-SoC regime에서는 anode potential이 너무 낮아져 electrolyte reduction과 SEI growth가 빨라지고, 이것이 저장 열화의 핵심 driver가 됩니다.
실무적으로는 “무조건 50% SoC 보관” 같은 단순 규칙보다, 해당 셀의 graphite peak 위치를 기준으로 낮은 anode potential 구간을 피하는 저장 전략이 더 본질적이라는 메시지입니다.

---

1. 왜 중요한가

배터리 저장 열화(calendar aging)는 EV, ESS, 재고 보관, 출하 전 물류, 계절성 사용패턴 등에서 핵심인데, 오래전부터 “온도 높을수록, SoC 높을수록 나빠진다”는 상식은 있었어도 SoC 전체 창을 세밀하게 훑으면서 어느 전극이 주도하는지를 보여준 연구는 제한적이었습니다. 이 논문은 0–100% SoC를 10% 간격에 5/45/55/65/95%까지 더 넣어 총 16개 SoC로 촘촘히 보며, 단순 상관이 아니라 전극 밸런싱과 anode potential로 원인을 해석한 점이 중요합니다.

---

2. 실험 설계

• 셀: 상용 18650 3종 — Panasonic NCA 2.8 Ah, Sanyo NMC 2.05 Ah, A123 LFP 1.1 Ah
• 공통점: 모두 graphite anode
• 저장 조건: 16개 SoC (0,10,...,100% + 5,45,55,65,95%), 25/40/50°C
• 저장 기간: 약 9–10개월
• 진단: capacity check, 10 s pulse 저항, low-current DVA, coin-cell half-cell reconstruction

특히 low-current charging(100 mA)으로 dV/dQ를 얻고, half-cell로 full-cell voltage/differential spectrum을 재구성한 부분이 이 논문의 해석력을 결정합니다.

Figure 2 [원문 figure]

Figure 2는 이 논문의 메인 결과입니다. 위쪽 (a–c)는 약 9–10개월 저장 후 capacity fade, 아래쪽 (d–f)는 resistance increase를 보여줍니다. 가장 중요한 관찰은 capacity fade가 SoC와 함께 매끈하게 증가하지 않고, plateau 구간과 step-like transition를 보인다는 점입니다. 반면 저항 증가는 같은 형태를 따르지 않아, ★저자들은 capacity fade와 resistance rise가 같은 메커니즘으로 묶이지 않는다고 봅니다. 즉 이 그림 하나로 “저장 열화는 단순 high SoC penalty가 아니라 특정 SoC 창에서 메커니즘이 바뀐다”는 메시지가 나옵니다.

---

3. 핵심 메커니즘: graphite anode potential이 왜 중요한가

이 논문의 가장 강한 주장은, 저장 열화의 핵심이 cathode high-voltage stress보다도 많은 경우 낮은 graphite anode potential에 있다는 것입니다. SoC가 올라가면 graphite는 더 lithiation되고, 일정 구간을 넘으면 anode potential이 매우 낮아집니다. 이때 electrolyte reduction이 유리해지고 SEI growth가 빨라지며, 결국 loss of cyclable lithium이 진행되어 electrode balancing이 밀립니다.

저자들은 이것을 단순 추정이 아니라 DVA와 half-cell data로 보여줍니다. 특히 central graphite peak를 기준으로 Q1과 Q2를 나누어, anode storage capacity 변화와 balancing shift를 분리해서 읽습니다.

Figure 3 [원문 figure]

Figure 3은 graphite half-cell의 lithiation/delithiation plateau를 보여주며, full-cell 0%와 100% SoC가 graphite 입장에서 어디에 대응하는지 잡아줍니다. 이 그림의 역할은 “저장 SoC”를 단순 full-cell 숫자가 아니라 graphite의 실제 lithiation state로 번역해 주는 것입니다. 이후 모든 해석이 이 번역 위에 서 있습니다.

 

Figure 4 [원문 figure]

Figure 4는 full-cell voltage와 dV/dQ를 half-cell 기여로 재구성한 그림입니다. 여기서 central graphite peak가 강조되고, 실제 capacity를 Q1과 Q2로 나눕니다. 논문 해석의 핵심은 Q2 변화가 주로 loss of lithium inventory에 따른 balancing shift를 반영한다는 점입니다. 즉 capacity fade의 상당 부분이 electrode active mass 자체가 무너져서가 아니라, lithium inventory가 줄고 그 결과 usable window가 찌그러진 것이라는 해석이 가능합니다.

---

4. SoC plateau의 의미

일반적 직관은 SoC가 높을수록 나빠진다는 것입니다. 이 논문은 그 직관을 완전히 부정하지는 않지만, 더 정밀하게 바꿉니다. 실제로는 특정 SoC 구간에서 degradation rate가 거의 비슷한 plateau를 보이고, 어떤 경계 근처에서 한 단계 더 빠른 구간으로 넘어갑니다. 그 경계가 바로 graphite central peak, 즉 graphite lithiation 약 50% 부근과 강하게 연결됩니다.

Figure 5 [원문 figure]

Figure 5는 논문의 가장 실용적인 그림입니다. 위 (a–c)는 anode potential vs full-cell SoC, 아래 (d–f)는 시간에 따른 capacity fade vs storage SoC를 보여줍니다. 두 그래프를 겹쳐 읽으면, anode potential이 낮아지는 SoC 창과 capacity fade plateau 전환가 사실상 같은 자리에서 일어남을 볼 수 있습니다. 저자들은 이걸 근거로 “calendar aging은 SoC 그 자체보다 anode potential이 더 직접적인 설명변수(비슷한 얘기지만 다름)”라고 주장합니다.

---

5. Q1/Q2 분해가 말해주는 것

Figure 6의 Q1/Q2 분해는 이 논문에서 매우 중요합니다. Q1은 graphite storage capacity 쪽, Q2는 balancing shift 및 lithium inventory loss 쪽 민감도가 더 큽니다. 저자들이 보여주는 것은, 저장 후 전체 capacity 감소의 상당 부분이 Q2 쪽에서 나타난다는 점입니다. 이는 곧 electrode balancing shift, 다시 말해 cyclable lithium loss가 주요 원인임을 지지합니다.

Figure 6 [원문 figure]

Figure 6에서 막대 전체는 남은 셀 capacity이고, 어두운 부분 Q1과 밝은 부분 Q2로 나뉩니다. 이 그림을 통해 저자들은 storage SoC와 temperature에 따라 capacity loss가 어떤 성분에서 커지는지 보여줍니다. 핵심 메시지는 active material 자체 degradation보다는 balancing shift / lithium loss 쪽 신호가 더 강하다는 것입니다.

 

---

6. 예외와 부가 메커니즘

저자들은 모든 현상을 anode potential 하나로만 밀어붙이지 않습니다. NMC의 50°C, 100% SoC에서는 특히 가파른 추가 열화가 보였고, NCA도 90% 이상에서 약간 더 악화됩니다. 이 부분은 cathode high-voltage 관련 side reaction — electrolyte oxidation, transition-metal dissolution, 높은 delithiation에 따른 lattice instability — 의 기여로 해석합니다. 반면 LFP는 최대 전압이 낮고 구조 안정성이 높아 이 추가 고전압 penalty가 상대적으로 작았습니다.

---

7. charge-discharge history와 thickness change는 핵심이 아니었다

저자들은 storage SoC에 도달하는 방식(빈 셀에서 충전해 도달 vs 꽉 찬 셀에서 방전해 도달)도 비교했는데, 일반 cell-to-cell variation보다 큰 차이는 없었습니다. 즉 open-circuit hysteresis나 lithium distribution history는 이번 실험에서 지배적 변수가 아니었습니다. 또 graphite thickness change도 검토했지만, high-SoC 영역에서 capacity fade가 plateau를 보이는 반면 graphite는 계속 팽창하므로, 단순 volume expansion 자체가 주원인이라고 보기 어렵다고 결론냅니다.

Figure 8 [원문 figure]

Figure 8은 transition zone이 왜 넓어지는지 설명합니다. 특히 50°C에서 60% SoC 저장 시, 시간이 갈수록 central graphite peak 위치가 higher SoC 쪽으로 이동합니다. 즉 storage 중 lithium inventory loss가 쌓이면서 balancing이 밀리고, 원래는 high-fade zone이던 SoC가 시간이 지나면 medium-fade zone으로 상대적으로 넘어갈 수 있습니다. 이건 “고정된 SoC 위험도”가 아니라 aging에 따라 위험 SoC 경계도 움직인다는 의미라 매우 중요합니다.

---

 

8. 실무 해석

• 보관 SoC는 chemistry-agnostic하게 정하지 말아야 합니다. 50% 하나로 끝내기보다 graphite peak 위치와 anode oversizing까지 보는 게 이상적입니다.
• graphite oversizing이 크면 더 높은 저장 SoC도 상대적으로 안전할 수 있습니다.
• NMC 계열 high-SoC hot storage는 anode-side + cathode-side penalty가 겹칠 수 있어 특히 주의가 필요합니다.
• DVA는 pack-opening 없이도 balancing shift와 fade mode를 읽을 수 있는 강력한 도구입니다.

---

9. 한계

• 모든 결과가 18650 commercial cell 3종에 기반하므로 pouch/prismatic, high-Si anode, high-Ni cathode에 그대로 일반화하면 안 됩니다.
• calendar aging 중심 연구라 실제 drive cycle과의 coupling effect는 별도 검토가 필요합니다.
• DVA 해석은 low-current checkup 전제라 현장 온라인 적용에는 추가 모델링이 필요합니다.

---

10. 최종 요약

한 줄 핵심: 이 논문은 calendar aging의 주원인이 단순 high SoC 자체가 아니라, high SoC가 만들어내는 low graphite anode potential과 그에 따른 SEI growth / cyclable lithium loss임을 보여줍니다.

Novelty: 16개 SoC를 촘촘히 훑고 DVA + half-cell reconstruction으로 capacity fade plateau와 graphite peak를 직접 연결했다는 점이 핵심입니다.

Practical takeaways: 저장 SoC 전략은 cathode voltage보다 graphite anode potential 관점에서 짜는 것이 더 본질적이며, high-SoC 저장 회피는 결국 low anode potential 회피 전략입니다.

Main limitations: 18650 상용셀 기반 결과이며 chemistry/form factor가 바뀌면 graphite peak 위치와 plateau 경계 SoC도 달라질 수 있습니다.

Evidence links

• DOI: https://doi.org/10.1149/2.0411609jes
• Article page: https://iopscience.iop.org/article/10.1149/2.0411609jes
• PDF: https://iopscience.iop.org/article/10.1149/2.0411609jes/pdf